PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-088546

(43)Date of publication of application: 06.05.1986

(51)Int CI.

H01L 25/04

(21)Application number: 59-209235

(71)Applicant: FUJITSU LTD

(22)Date of filing:

05.10.1984

(72)Inventor: KOBAYASHI MASANORI


WADA KUNIHIKO

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE. To relax the limitation of a connection, and to improve area efficiency by boring a through-hole to a semiconductor chip positioned at an upper section, flowing solder into the through-hole and mutually connecting two semiconductor chips each having circuits and the pads through insulating films on surface layer sections when the chips are superposed and chipon-chip structure is formed.

CONSTITUTION: An insulating film 1c is applied onto the surface of a semiconductor substrate 16 to which a circuit is formed, a connecting pad 3a is shaped onto the film 1c, and the pad 3a is surrounded by an insulating film 1d while being connected to the predetermined section of the circuit, thus forming a first semiconductor chip 1a. A second semiconductor chip 2a stacked onto the chip 1a is also constituted by a connecting pad 4a through a semiconductor substrate 2b and an insulating film 2c, but an opening 4b penetrating the pad 4a and a through—hole 6 penetrating the substrate 2b are bored



to the chip 2a when the chips 1a and 2a are superposed. A lower hole 6a is also bored to the film 1d exposed into the hole 6, the side wall of the hole 6 is coated with an insulating film 6b, solder 5a is flowed into the hole 6, and the two pads 6 and 4a are connected with each other.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

옐日本国特許庁(JP)

@ 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭61 - 88546

@Int_Cl_*

短別記号

厅内整理番号

母公開 昭和61年(1986)5月6日

H 01 L 25/04

7638-5F

審査請求 未請求 発明の数 1 (全3頁)

半導体委置 母発明の名称

> **604**5 頤 昭59-209235

母出 願 昭59(1984)10月5日

砂発 明 君 小 袮 īΕ 和 田

川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地 富士通株式会社内

砂発明 者 邦 瑟 仓出 関 人 富士通株式会社

川崎市中原区上小田中1015番地

并理士 松岡 宏四郎 砂代 理 人

1 発明の名称

)

半導体签置

2. 特許請求の範囲

一王面に第一の回路を有する第一の半導体チッ プの暦王由上に、 55第一の単導体チップに対向し ない一主面に第二の屈路を有する第二の半導体チ ップが配設され、原邪一の団婦の投続パッドとび 第二の国路の投続パッドとが、原第二のチップに 形成され内面に絶縁膜を備えた貫通孔を通して呼 外により接続されてなることを特徴とする半導体 亚苯.

3. 発明の評糊な説明

「産業上の利用分野)

本見明は、半項体チップの上に半導体チップを 搭製してなるチップ・オン・チップ (Chip On Chip)の半導体製図に係り、特に、両チップ間の 回路投続構造に関す。

大规模系统四路(LSI) 中高级低化、高级和化化 より、近年各様似形の回路を同一LSI内に構成す

る場合が多くなってきた。例えばCnOSとffL 、玉 たはアナログとCHOSのテジタルなどの構成を有す るLSJ の要求に対し、同一チップ内に構成するこ とは賢進工程上閣群である。無理をして強行して も歩智りの点で極めて不利である。

従って、國路機能別に独立のチップを用いれば、 それぞれに最適なプロセスが適用出来、各級修订 の特徴が生かせることになり、そのためてチップ からなる所謂チップ・オン チップのLSI か核計 されるようになった。

一万、テップの大きさをウェーハレヘルまで仏 大し、徒米孤数のLSIで構成されていた回名を) 151 に積低する追求も出て来ているが、この際に もチップ・オン・チップが検討の対象となる。

これらのチップ・オン・チップにおいて. 二つ のチップ間の回路接続が必須事項であり、特に設 チップが大型になる場合には、競技統能の位置に 関する初約の少ないことが望まれる。

(従来の技術と発明か解決しようとする問題で) 邪 2 図(A-1) と(A-2) に従来のチップ ォッ

١

新聞昭61-88546(2)

チップの接続を示した中面図に関い前四である。 同週において、1は上面に図示されない第一の 図路を有する第一の半導体チップ。2は上面に図示されない第二の回路を有しチップ1の上に依頼 される第二の半導体チップ。3、4は第一と第二 の回路とを接続するためそれをれチップ1、2上 において第一、第二の回路に及けられた接続パッド、5は接続パッド3と4とをボッディッグにより接続する物格フィナである。

この様成のチップ・オン・ナップの投税においては、一般に、供税パッドもはチップとの周辺部に配置され、これとワイヤボンディングにより投税出来るよう、接続パッド3はチップとの外間部に配置されている。

このことは、接続パッド3ないし4の位置を研 約ずることになり、特にチップ2が火型になる場合、ボチップ円での配換引動しが多くなって面積 効果が修下し、熱も、チップ1を常にチップ2よ り大さくせねばならない問題がある。

(問題点を解決するための手段)

なお、前記事件は、可能能は照により数第二の ナップの当該権航バッド以外の部分と絶縁される ので、採第二のチップの内部を通しても問題ない。 (実施例)

以下本党明の一英語側を図により説明する。全 既を通じ同一行号は同一対象領を示す。

第 (図 (a-1) と (a-2) は不発明による Cn.p On Ch.p の接続を示した平面図と問題面図、第 1 図 (8) はその接続師の返火倒断面図である。

羽(図(A·1) 、 (A·2) のそれぞれは、従来の保 核を示した男で図(A·1) 、 (A·2) に対応する図で ある。即ち、1aはチップ(に対応する第一の半尋 はチップ、2aはチップでに対応する第二の事時は チップ、3a、4aはそれぞれ関級パッド3、4に別 応する接数パッドで、5aは従来の投稿ワイヤ5の 代わりをする限録環体である。

接続パッド30と接続パッドには、チッグ20をチップは上に搭載した際に互いに接続するパッド同 ごか上下方向で一身するように保護されており、 チップ2aに形成されている質値化をを通して接続 上記問題点は、一里面に第一の国際を行する以上の半導体チップの設工面上に、展界一の半導体チップの設工面上に、展界一の半導体チップに対向しない一工面に第二の国際を行する第二の半導体チップが配設され、接第一の国際の接続パッドと振第二の国際の接続パッドとが、及第二のチップに形成され内面に記録機を偏えた異の生物体を通して導体により接続されてなる本発明の生物体を置によって解決される。

【作用】

上記憶版によれば、は来のワイヤギンティングが除去されるので、互いに接続される刑記第一と第二の国路の接続パッドは、原第二のチップの周辺部に配置されなくともその位置が答子ップの問記王面上において一致していればよいので、移役校パッドの位置に関する制約がは来より成少する。このことから、特に専第二のチップが大型である場合、その内での配理引展した修改させて正は効率を上げることが可能になり、然も必要も無くなる。

専体5≥で按続されている。

この後級部の辞職は第1階(8) の切くである。 チップ1aにおける図示されない第一の回路に設 けられた機械パッド3aは、例えばアルミンツム(A))上にチタン(fi)だどのパリャメタルが被覆され てなり、半導体基板1aの上にある絶疑膜1c上に形 なされて、チップ2aとの関を絶縁する絶疑疑1dに 周辺観か覆われている。

チップ2aは、接続パッド3aの露出部に対応する 位置に質慮孔をが形成され、図示されない第二の 回路に投げられた接続パッド4aは、関級パッド3a と同様に例えば41上に17などのパリケメクルが放 着されてなり、質慮孔を3は10孔40を設けて予存 体基板2bの上にある絶対換2c上に形成されている。

賀遠孔 6 は、基版2いにアめ明けられた下孔60と 下孔60の内面に被禁された絶縁額60とからなり、 もの円径に凡もの50~ 100×のである。下孔60に、 例えばレーサ大則別またはエッチングなどの方上 によって形成可配である。絶縁数86は、絶縁節20 と同じく例えば場段盤カラス(PSC) よたは二位に 2003-12-19 12:16

特別昭61-88546 (3)

ンリコン (5102) などからなり、厚さか凡モ」』 * 伶成で、例えばCVD註により絶縁級2cと一括 に形成されたものである。

接続特体5aは、例えばはんだからなり、ナップ1a上にチップ2aを負わた後、接はんだのブリフォームを貫通孔 6 上に牧せ加熱して資通孔 6 内に混んさせ、接続パッド3aと接続パッド4aとを接続させたものである。様はんだは前記パリヤメタルに良く馴染むので、両パッド間の接続は確実なものである。

かくして、チップ13とチップ23との間の国路接続が形成される。

(発明の効果)

以上説明したように、不発明の構成によれば、 ナップ・オン・チップの単級体装置における両チップ間の回路投続師の位置に関する制約をは来より減少させることが出来て、特に上側チップか大型である場合、その内での配ね引適しを低級させ て施程効率を上げることが可能になり、終む下側チップを上側チップより大きくする必要も無くな る効果かある。

4. 図面の新印な説明 図面において、

第 1 図 (a - 1) と (a - 2) は本発明によるチップ・a ン・チップの接続を示した平面図と提断 面図。

第1図(8) はその接続部の拡大側断面図、

第2回(A-1) と(A-2) は従来のチップ・オン チップの接続を示した平面図と側断筋図である。

図中において、

1 . 1a. 2 . 2a4

半身体チップ、 1b、2oに悪心、

1c.1d.2cは乾燥機、 3、3a、4、43ほ

握様パッド、

4bは4aの制孔、

5は投続ワイマ、

5a 证投研评件。

6 は貫通孔.

6.ほ6の下れ、

66年6の路路頂、

をそれぞれ示す。

化理人 并理士 松洲宏四郎



